La Fondation RISC-V annonce la création d'un comité permanent de sécurité
La Fondation RISC-V annonce la création d'un comité permanent de sécurité,
dont l'objectif est de développer un consensus sur les meilleures pratiques de sécurité
La RISC-V Foundation, une société à but non lucratif contrôlée par ses membres pour faire avancer l'adoption et la mise en œuvre de l'architecture d'ensemble d'instructions RISC-V libre et ouverte, a annoncé la création d’un Comité permanent de sécurité. Son objectif est de conduire les leaders de l’industrie à partager des résultats, développer un consensus autour des meilleures pratiques de sécurité et identifier les améliorations de sécurité potentielles pour les dispositifs IdO basés sur RISC-V, les systèmes embarqués et les implémentations d'apprentissage automatique.
Le Comité comprend 25 membres de la Fondation RISC-V, dont Berkeley Architecture Group, Bluespec, Data51 de CSIRO, Dover, Draper, Esperanto Technologies, l’Institut indien de technologie (IIT) Madras, Intrinsic ID, Galois, Hex Five Security, Microsemi, Micron Technology, NXP, Rambus, SecureRF Corporation, SiFive et Western Digital.
De nombreuses organisations membres de RISC-V ont déjà introduit des solutions de sécurité telles que Dover Microsystems CoreGuard et SecureRF WalnutDSA. Le Comité permanent de la sécurité, présidé par Rambus, a déjà fourni un projet de spécification pour les extensions cryptographiques de l'ISA RISC-V et proposés une approche pour les environnements d'exécution sécurisés pour les dispositifs RISC-V profondément intégrés.
« Alors que le nombre d'appareils connectés augmente de façon exponentielle et que de nouvelles vulnérabilités de sécurité comme Meltdown et Specter apparaissent, il devient de plus en plus important de développer des approches de sécurité plus robustes. La communauté RISC-V a l'opportunité historique d'exploiter une nouvelle plateforme pour l'innovation en matière de sécurité, en s'appuyant sur les dernières connaissances et contributions des principaux experts industriels et académiques qui composent l'écosystème RISC-V », a déclaré Rick O'Connor de la Fondation RISC-V.
« Le Comité permanent sur la sécurité de la Fondation RISC-V est une déclaration et un appel à l'action pour les leaders de l'industrie, les universités et les organisations gouvernementales pour rejoindre la Fondation et travailler avec nous pour construire un monde plus sûr », a-t-il continué..
Les participants du comité vont développer un consensus autour des meilleures pratiques de sécurité pour les appareils IdO, les systèmes embarqués et d'autres domaines clés de l'informatique, et vont collaborer avec les autres comités et groupes de travail de la Fondation RISC-V pour s'attaquer à des domaines spécifiques pour améliorer la sécurité sur RISC-V ISA. Le Comité permanent de la sécurité va travailler également à promouvoir le RISC-V en tant que véhicule idéal d'innovation pour la communauté de la sécurité. Contrairement aux architectures de processeurs fermées, l'ISA RISC-V libre et ouverte permet à quiconque d'inspecter et d'analyser l'architecture pour évaluer la sécurité de l'ISA. En plus des avantages de sécurité de son approche ouverte, la simplicité de RISC-V ISA fournit une surface d'attaque plus petite qui aide à minimiser les vulnérabilités.
« La sécurité est l'un des problèmes fondamentaux de notre monde connecté. La communauté RISC-V s'engage à faire progresser l'industrie grâce à des approches novatrices et de nouvelles idées pour contrer les menaces existantes et émergentes », a déclaré Helena Handschuh, présidente du comité permanent de la sécurité de RISC-V. « Grâce à une collaboration ouverte, le Comité permanent de la sécurité encourage la croissance de l'ISA RISC-V pour s'assurer qu'elle répond et dépasse les exigences de sécurité dynamiques de cette nouvelle ère d'innovation ».
Afin de poursuivre le développement de mesures de sécurité encore plus strictes pour RISC-V, le Comité permanent de sécurité a divisé le groupe de tâches de sécurité existant en deux groupes de tâches distincts: Environnement d'exécution approuvé pour les processeurs de microcontrôleur et Extensions de cryptographie. Le groupe Trusted Execution Environment pour les processeurs de classe microcontrôleur continuera à développer une spécification qui sert d'extension de spécification de privilège, prenant en charge les environnements d'exécution de confiance sur les processeurs RISC-V intégrés. Le groupe Cryptography Extensions s'appuiera sur ses premières propositions d'extensions ISA pour l'exécution standardisée et sécurisée d'algorithmes de cryptographie populaires.
« Nous vivons une période intéressante dans la mesure où nous allons assister à l'avènement d'une nouvelle plateforme de calcul qui repose sur des méthodes formelles pour l'exactitude et la sécurité des processeurs », a déclaré le Dr Joseph Kiniry, vice-président du Comité permanent de la sécurité RISC-V et chercheur principal à Galois. « RISC-V est une ISA simple, gratuite et ouverte qui est un véhicule idéal pour la recherche dans le domaine de la sécurité formellement assurée et du développement de matériel sécurisé pour tout, depuis les appareils grand public jusqu'aux applications de sécurité nationale ».
Source : RISC-V
Et vous ?
Que pensez-vous de cette idée ?
Voir aussi :
Répondre avec citation
Partager